Меню

Структура процессора и состав микрокоманд

Большая Энциклопедия Нефти и Газа

Формат — микрокоманда

Формат микрокоманды содержит две группы полей: одну группу образует МК БМУ, другую — МКОУ. МК БМУ включает в себя четыре поля: поле Адрес ветвления используется при выполнении условных и безусловного переходов по адресу в РМК, остальные три поля, объединенные под наименованием Выбор следующего адреса, предназначаются для выбора источника адреса следующей микрокоманды. Выбор источника адреса осуществляет УСА ( ВУЗ) при задании кода 13 — — — 10 и признака TST, поступающего с выхода мультиплексора кода условия через инвертор. Для управления инвертором предназначено одноразрядное поле Инвертор, для управления мультиплексором кода условия — 3-разрядное поле Мультиплексор условия. Будем считать, что при коде Инвертор — 0 информация с выхода мультиплексора кода условия передается на вход TST ВУЗ без инвертирования, а при Инвертор 1 она инвертируется. [1]

Это соответствует формату микрокоманды , который для ЦП составляет 128 информационных разрядов, в каналах ввода-вывода — 64 и в блоке диагностики ЦП — 32 разряда. [3]

Выбирают способ адресации и формат микрокоманд , причем стремятся сократить число двоичных разрядов в формате МК, что, как правило, позволяет уменьшить объем оборудования ПЗУ. При этом учитывают реальное быстродействие отдельных узлов УА и необходимость обеспечения заданного быстродействия автомата в целом. При необходимости используют структурные методы повышения быстродействия УА. [5]

Под архитектурой микропрограммного уровня понимается формат микрокоманд и структура путей данных центрального процессора. Каждый из центральных процессоров СМ ЭВМ имеет единую архитектуру программного уровня и уникальную архитектуру микропрограммного уровня. [7]

При составлении микропрограммы по кодированной исходной схеме алгоритма ( см. рис. 5.2) в нее были внесены, кроме изменений, произведенных ранее, следующее дополнительное изменение ( см. рис. 5.2, а, б): две пустые операторные вершины 10 и 12, так как в формате микрокоманд отведены только два поля для ЛУ. [9]

Предусмотрим в формате микрокоманд одноразрядное поле управления цепью синхронизации. Микрокоманда МК15, предшествующая МК16, осуществляющей прием х, в поле управления цепью синхронизации содержит лог. С этого момента триггер подает лог. ИЛИ и на выходе этого элемента устанавливается постоянный уровень лог. [10]

РМК определяют код операции АЛУ, а разряд РМК ( 11) ВС указывает на необходимость записи состоянии в PC и выдачи содержимого регистра состояний в канал КЗ. В соответствии с табл. 7.3 ниже приведено описание форматов микрокоманд . [11]

Начнем с общего формата микрокоманд, который используется в примере. Пусть в результате предварительного анализа оказалось, что необходим формат микрокоманд , показанный на рис. 10.3. Число управляющих бит в каждом поле уточняется в следующих разделах при проектировании логики управления и модуля тракта данных. На рис. 10.2 и 10.3 видно, что биты 31 — 21 микрокоманды поступают в логику микроуправления, а биты 20 — 9 используются как управляющие входы логики тракта данных. [12]

Блок-схема микрокода, соответствующего двум командам, показана на рис. 10.11. Блок-схема опирается на логику тракта данных и управляющую логику, рассмотренные в предыдущих параграфах. Каждый прямоугольник представляет собой один микроцикл, и, поскольку формат микрокоманды известен, его можно преобразовать в одну микрокоманду. [14]

Источник

Структура процессора и состав микрокоманд

Цель работы: изучение процессора на уровне структурной схемы, ознакомление со структурой микрокоманд (МК) и порядком ввода данных, кодирование и выполнение МК.

1. ПОРЯДОК ВЫПОЛНЕНИЯ РАБОТЫ

По материалам разделов 2 и 3 изучить структуру процессора и основных блоков, структуру МК и функции ее полей. По материалам раздела 4 ознакомиться с порядком ввода микропрограмм (МП) и исходных данных.

Выполнить упражнения из раздела 5 по указанию преподавателя.

2. СТРУКТУРА ПРОЦЕССОРА

2.1. Состав процессора

В состав микропрограммируемого процессора входят операционный блок, блок микропрограммного управления (БМУ), оперативная память (RAM) и микропрограммная память (MPM). Он может использоваться для выполнения алгоритмов в форме микропрограмм, а также для эмуляции операций в заданной системе команд. В последнем случае для выполнения каждой команды вызывается соответствующая микропрограмма.

Оперативная память содержит 512 16-разрядных слов (1024 байта) с 16-ричными адресами 0-3FF. Микропрограммная память содержит 64 микрокоманды по 64 бит с адресами 0-3F. Оперативная память связана с операционным блоком через регистр чтения RGR, регистр записи RGW и адресный регистр ARAM. С выхода RGR возможны передачи в регистр команд RGK, на мультиплексор MS, как код одного из операндов, и на шину Y для записи в регистровое запоминающее устройство (РЗУ). Возможно чтение в RGR как слова, так и отдельно старшего или младшего байта. Структурная схема микропрограммируемого процессора приведена на рисунке.


Структура микропрограммируемого процессора

2.2. Операционный блок

В операционный блок входят блок внутренней памяти, арифметико-логический блок, блок рабочего регистра.

Блок внутренней памяти включает в себя регистровое запоминающее устройство (РЗУ), состоящее из шестнадцати 16-разрядных регистров, предназначенных для хранения операндов и результатов (названия регистров приведены в табл. 2), мультиплексор адреса MX, регистры RGA и RGB.

Чтение РЗУ происходит одновременно по адресам А и В в регистры RGA и RGB соответственно. Запись происходит по адресу В. Адреса А и В поступают на РЗУ из одноименных полей микрокоманды или из полей reg1, reg2, r/m регистра команд RGK. Выбор источника адреса осуществляется схемой мультиплексора адреса MX под управлением полей МА и МВ микрокоманды.

Арифметико-логический блок включает в себя мультиплексоры операндов MR и MS, управляемые полем микрокоманды SRC, арифметико-логическое устройство ALU, сдвигатель SDA и регистры флажков RFI и RFD. ALU и сдвигатель управляются соответственно полями микрокоманды ALU и SH.

Флажки формируются и хранятся только на время исполнения текущей микрокоманды. При необходимости они переписываются в регистр длительного хранения RFD. Обозначение флажков: N — знак минус (старший бит результата), Z — признак нуля, V — признак переполнения, C — перенос из старшего бита, M — признак переноса при выполнении операции умножения на два разряда, Р – признак паритета (нечетное число единиц в результате).

Блок рабочего регистра состоит, собственно, из рабочего регистра RGQ и сдвигателя CP. RGQ используется при умножении, делении, двойном сдвиге, а также как аккумулятор и один из источников операнда S. Запись в него производится с выхода ALU со сдвигом вправо, влево или без сдвига.

2.3. Блок микропрограммного управления

В состав данного блока входят:

— схема управления последовательностью микрокоманд (УПМ);

— микропрограммная память (МРМ) емкостью 64 64-битных микрокоманд;

— регистр микрокоманд RgMK;

— схема формирования признака STOP.

Основная функция УПМ — формирование последовательности адресов микрокоманд и организация циклических вычислительных процессов. В схеме управления последовательностью микрокоманд можно выделить шесть основных блоков: мультиплексор адреса MUAD, счетчик микрокоманд СМК, счетчик циклов RAСТ, аппаратный стек, схему управления следующим адресом УСА. Все элементы схемы имеют разрядность 16.

Мультиплексор адреса MUAD выбирает в качестве адреса содержимое СМК, стека или прямой выход с шины DA. Адрес на эту шину может поступить из поля константы микрокоманды или с преобразователя начального адреса РА. Выход MUAD соединен с адресным входом микропрограммной памяти МРМ и входом СМК.

Читайте также:  Страницы истории 1920 1930 годов окружающий мир 4 класс тест

Регистр счетчика циклов RACТ используется для записи и хранения числа циклов, поступающего с шины DA.

В аппаратном стеке емкостью 2 слова с указателем стека STP хранятся адреса возврата из подпрограмм.

Схема управления следующим адресом формирует этот адрес под управлением поля СНА. В состав УСА входят мультиплексор кода условия (МКУ) и инвертор кода условия (ИКУ). Мультиплексор кода условия связан по входу с регистрами флажков RFl и RFD. Выбор анализируемых флажков при формировании кода условия Х, а также признака безусловного перехода выполняется полем СС и битами J и F поля JFI. ИКУ инвертирует сигнал Х, если бит I поля JFI равен 1.

3. СТРУКТУРА МИКРОКОМАНДЫ И ОПИСАНИЕ ПОЛЕЙ

Микрокоманда содержит 64 бит и включает в себя 17 полей. Структура микрокоманды представлена в табл. 1.

Источник



Дайте определение команды и микрокоманды

Машинные команды представляют собой программы из микрокоманд. Каждая ЭВМ имеет свой собственный набор микрокоманд, который хранится либо в основной памяти, либо долговременном запоминающем устройстве блока микропрограммного управления.

Под форматом команды понимают совокупность размера всех полей и их расположения в команде. Команда делится на две области: область кода операции и область адресов. Вначале идет код операции (КОП) который говорит, что вообще необходимо делать, а затем идет адрес операнда/операндов с которым/которыми это надо делать.

В адресной части машинной команды содержится информация о адресах операндов. Это либо значения адресов ячеек ОП, в которых размещаются сами операнды (абсолютная адресация), либо информация, по которой процессор определяет значения адресов операндов в ОП (относительная адресация).

Адресная область может состоять из нескольких частей – это, так называемые многоадресные команды.Адресная область состоит из трех полей: в первых двух лежат адреса операндов, а в третье будет записан адрес результата действия над операндами.

В двухадресных командах адресная область состоит из двух полей: поле адреса первого операнда и поле адреса второго операнда. Адрес результата действия над операндами будет записан в первое поле.

В одноадресных командах адресная область состоит из одного единственного поля, в котором лежит адрес операнда, а адрес второго операнда и результата совпадает с сумматором.

Существуют так же и безадресные команды, которые применяются при работе со стеками, когда подразумеваются адреса обоих операндов и результата операции. Чаще всего используются двух-, одно- и безадресные команды.

Микрокоманды строго форматированы, содержат большое количество полей, имеют достаточно приличную длину – порядка 72-х двоичных разрядов. Среди полей микрокоманды обязательно присутствует поле, в котором содержится код микрооперации.

Каждая микрокоманда представляет собой управляющее слово, которое должно где-то храниться. Ее извлечение потребует какого-то времени, а ее выполнение можно начинать только после ее извлечения. Если микрокоманда должна выполняться за один период тактового сигнала, то тактовый сигнал должен быть поделен на еще более мелкие промежутки времени. Тогда на первом промежутке будет происходить извлечение микрокоманды, а на втором – ее выполнение. Причем ясно, что выполнение микрокоманды будет происходить дольше, чем ее извлечение, поскольку потребует выполнения нескольких действий – извлечения аргументов, выполнения операции и записи результата.

Дайте определение программы.

Программы являются реализациями алгоритмов решения задач при помощи языковых средств, понятных для данного класса ЭВМ и состоят из совокупностей машинных команд.

— последовательность инструкций, определяющих процедуру решения конкретной задачи ЭВМ. Программы необходимы для работы компьютера, обычно состоящей в исполнении инструкций программы в центральном процессоре. Программа — один из компонентов программного обеспечения. (Википедия)

Безадресные команды

— команда, определяющая операнды, для которых задана операция в неявной форме.

Безадресная команда содержит только код операции, а информация для нее должна быть заранее помещена в определенные регистры

Возможно использование безадресных команд, когда подразумеваются адреса обоих операндов и результата операции, например при работе со стековой памятью. Безадресные команды на основе стековой адресации предельно сокращают формат команд, экономят память и способствуют повышению производительности.

Назначение эмуляторов

Эмуляция — комплекс программных, аппаратных средств или их сочетание, предназначенное для копирования (или эмулирования) функций одной вычислительной системы (гостя) на другой, отличной от первой, вычислительной системе (хосте) таким образом, чтобы эмулированное поведение как можно ближе соответствовало поведению оригинальной системы (гостя). Целью является максимально точное воспроизведение поведения

Эмулятор — это программная система, которая позволяет создать максимально чёткую программную модель компьютера или другого вычислительного устройства, и выполнять программное обеспечение внутри.

При написании программ для микроконтроллеров, если нет аппаратного отладчика, можно воспользоваться эмулятором микроконтроллера. Он позволит отладить прошивку, не подключая пока МК.

Теоретически, согласно тезису Чёрча — Тьюринга, любая операционная среда может быть эмулирована на другой. Однако на практике зачастую это бывает крайне затруднительно ввиду того, что точное поведение эмулируемой системы не документировано и его возможно определить только посредством обратной разработки. В тезисе также не говорится о том, что если производительность эмуляции меньше, чем у оригинальной системы, то эмулируемое программное обеспечение будет работать существенно медленнее, нежели должно на оригинальном оборудовании, с возможным возникновением остановок эмуляции или неустойчивой производительностью.

50. Что обеспечивает прямой доступ к памяти (ПДП)?

ответ – КПДП

ПДП — режим обмена данными между устройствами компьютера или же между устройством и основной памятью, в котором центральный процессор (ЦП) не участвует (один из способов организации передачи данных между памятью и периферийными устройствами). Так как данные не пересылаются в ЦП и обратно (устройство обращается к оперативной памяти, не прерывая работы процессора), скорость передачи увеличивается.

Обменом в режиме ПДП управляет не программа, выполняемая процессором, а электронные схемы, внешние по отношению к процессору. Обычно схемы, управляющие обменом в режиме ПДП, размещаются или в специальном контроллере, который называется контроллером прямого доступа к памяти (КПДП), или в контроллере самого ВУ.

Процедура передачи данных в режиме ПДП состоит в следующем:

• Запрос DREQ (Dma REQuest) на начало передачи поступает в контроллер ПДП в виде элек-трического сигнала из внешнего устройства.

• КПДП посылает в процессор запрос канала HOLD.

• Процессор заканчивает текущий канальный цикл и предоставляет канал, о чем сообщает сигналом HLDA (предоставление канала).

• КПДП сообщает устройству ввода-вывода о начале выполнения циклов прямого доступа к памяти (DACK).

• КПДП генерирует канальные циклы (т.е. нужные адреса и последовательности управляющих сигналов), в которых между памятью и внешним устройством происходит обмен байтами (или словами).

Источник

Принцип микропрограммного управления (МПУ). Понятие микропрограммы, микрокоманды, микропрограммный автомат

Принцип микропрограммного управления заключается в выработке управляющих сигналов путем последовательного считывания и декодирования информационных слов, расположенных в ячейках постоянной памяти. Одно информационное слово, считанное из постоянной памяти, представляет собой микрокоманду, содержащую информацию, управляющую отдельными действиями в машине в течение одного машинного такта.

Процесс функционирования вычислительной машины состоит из последовательности пересылок информации между ее узлами и элементарных действий, выполняемых в узлах. Понятие узла здесь трактуется весьма широко: от регистра до АЛУ или основной памяти. Также широко следует понимать и термин «элементарное действие». Это может быть установка регистра в некоторое состояние или выполнение операции в АЛУ. Любое элементарное действие производится при поступлении соответствующего сигнала управления (СУ) из микропрограммного автомата устройства управления. Возможная частота формирования сигналов на выходе автомата определяется синхронизирующими импульсами, поступающими от генератора тактовых импульсов (ГТИ).

Читайте также:  Определение частоты сердечных сокращений ЧСС и направления электрической оси сердца

Элементарные пересылки или преобразования информации, выполняемые в течение одного такта сигналов синхронизации, называются микрооперациями. В течение одного такта могут одновременно выполняться несколько микроопераций.

Совокупность сигналов управления, вызывающих микрооперации, выполняемые в одном такте, называют микрокомандой.

Относительно сложные действия, осуществляемые вычислительной машиной в процессе ее работы, реализуются как последовательность микроопераций и могут быть заданы последовательностью микрокоманд, называемой микропрограммой.

Реализует микропрограмму, то есть вырабатывает управляющие сигналы, задаваемые ее микрокомандами, микропрограммный автомат (МПА).

Микропрограммным автоматом называется блок управления, у которого схемная логика заменена постоянным запоминающим устройством (ПЗУ) микропрограмм.

28 Программируемая логическая матрица, как составная часть УУ. Пример.

Программируемые логические матрицы (ПЛМ) как и ППЗУ относятся к программируемым ИС двухступенчатой структуры, состоящей из двух последовательных матриц «Матрица И — матрица ИЛИ» [77]. ПЛМ отличается от ППЗУ тем, что в ППЗУ матрица И жесткая, а матрица ИЛИ программируемая, а в ПЛМ обе матрицы И и ИЛИ программируемые. Второе отличие состоит в том, что на ПЛМ можно реализовать не любую систему переключательных функций, как на ППЗУ, а лишь удовлетворяющую дополнительному ограничению: длина дизыонктивных нормальных форм воспроизводимых функцией не должна превышать числа переходных цепей между матрицами И и ИЛИ.

Структурная схема ПЛМ (рис. 7.22) состоит из входных и выходных буферных каскадов 1 и матрицы элементов И и ИЛИ 2. Входные буферы разгружают входные цепи и преобразуют однофазные входные сигналы в парафазные. Выходные буферы обеспечигают необходимую нагрузочную способность ПЛМ и стробируют ее с помощью входа выборки кристалла ВК, сигнал на котором либо разрешает работу ПЛМ, либо переводит выходы в состояние «Отключено».

Основными параметрами ПЛМ являются число входов 3, число переходных цепей (термов) 4 и число выходов 5. Структура матрицы И и ИЛИ состоит из горизонтальных и вертикальных шин, в узлах пересечения которых находятся элементы связи (ЭС), которые при программировании вводятся или устраняются (рис. 7.23,а).

В качестве ЭС могут служить рассмотренные ЗЭ, например, диоды в матрице 6 (рис. 7) и транзисторы в матрице Мили (рис. 7.23,в).

ПЛМ широко используются как и ППЗУ для реализации переключательных функций преобразования кодов, так и в качестве управляющей памяти ЭВМ с микропрограммным управлением. Следует отметить, что ППЗУ реализует наиболее развернутые формы представления функций (СДНФ) и для них не используется минимизация функций. Для ПЛМ реализуемую систему функций следует минимизировать. Для построения автоматов с памятью к ПЛМ добавляют триггеры (регистры).

ПЛМ с памятью имеет структуру, связанную с классической структурой автомата с памятью (рис. 7.24,а).

Результат данного шага обработки информации зависит от результатов предыдущих шагов: это обеспечивается обратной связью с регистра на вход матрицы Число внутренних состояний определяется числом триггеров (разрядностью q регистров) и не превышает .

Обычно ПЛМ с памятью выполняется как синхронное устройство — петля обратной связи активизируется только по разрешению тактовых сигналов. В оперативно программируемых ПЛМ элементы связи можно программировать многократно. Для этого в матрицах И и ИЛИ совместно с ЭС включают триггер, который может активизировать или блокировать ЭС в данном узле координатной сегки (рис. ).

Когда число N функций в системе больше числа выходов ПЛМ лплм), то несколько ПЛМ включают параллельно входом как число термов предполагается достаточным все ПЛМ можно запрограммировать на одни и те же темы. В противном случае, когда ПЛМ подключают дополнительные с тем же числом входов и выходов (рис. 7.25,б).

По входам ПЛМ включают параллельно, а соответствующие выходы соединяют по ИЛИ. При этом каждая матрица программируется на свои термы, затем из термов на выходах собираются нужные функции.

ПЛМ с памятью широко используют для построения последовательностных схем (счетчиков, регистров). Рассмотрим построение синхронного двоично-десятичного счетчика на -триггерах. Из таблицы истинности работы счетчика (табл. 7.3) и характеристической таблицы (табл. 7.4) составим карты Карно для каждого -входа триггеров счетчика (рис. 7.26).

Из карт Карно для счешика можно получить следующие уравнения:

На рис. 7.27 показана реализация уравнений счетчика с помощью ПЛМ с элементами памяти на -триггерах, выходы которых являются сигналами обратной связи для матрицы И. Таким образом, входной сигнал на триггере равен сумме членов произведения Эта величина равна , и на следующем тактовом импульсе будет действовать по цепн обратной связи как сигнал . Для других состояний счетчика все происходит аналогично.

29 Принцип управления с «жесткой логикой». Микропрограммный автомат с «жесткой логикой».

УА с жесткой (схемной, произвольной) логикой, при которой переключательные функции, необходимые для формирования заданной последовательности управляющих сигналов У, реализуются с помощью логических элементов с произвольными связями (обычно с применением схем с малой и средней степенями интеграции). Здесь используется аппаратный подход к реализации устройства.

Устройство управления с жесткой логикой имеет в своем составе такой микропрограммный автомат, выходные сигналы которого вырабатываются за счет соединения между собой логических схем. Исходной информацией служат содержащие команды флаги, тактовые импульсы и сигналы, поступающие с шины управления. Код операции, хранящийся в регистре команд, используется для определения того, какие управляющие сигналы и в какой последовательности должны формироваться.

Дешифратор кода операции преобразует код j-ой операции в единичный сигнал на j-ом выходе дешифратора.

Машинный цикл выполнения каждой команды состоит нескольких тактов. Сигналы управления вырабатываются в строго определенные моменты времени, то есть они привязаны к импульсам синхронизации. Процесс синтеза микропрограммного автомата с жесткой логикой называется структурным синтезом, который имеет следующие этапы:

· Выбор типа логики и запоминающих элементов

· Кодирование состояний автомата

· Синтез комбинационной схемы

Достоинства и недостатки:
Каждой микропрограмме соответствует свой набор логических схем с фиксированными связями между ними. Такие автоматы экономичны, обладают наибольшим быстродействием, но с возрастанием сложности усложняются и схемы автомата, и он становится труднореализуем. К тому же автомат имеет нулевую регулярность микропрограммной схемы (дорого) и неизменяемость.

30 Микропроцессоры с RISC архитектурой (Reduced Instruction Set Computing), особенности, назначение, использование. VLIW-архитектура.

Идеология RISC-архитектуры построения процессоров (Reduced INsTRuction Set ComputINg — вычисления с сокращенным набором команд) складывалась в конце 1970-х — начале 1980-х годов, когда потребовались новые идеи для повышения производительности процессоров. Выводы различных групп исследователей были обобщены в виде так называемого правила «80/20»: 80 % времени выполнения программ занимает выполнение 20 % команд, входящих в состав системы команд. То есть в определении производительности процессора основную роль играет лишь пятая часть всех команд, остальные же команды встречаются достаточно редко, и время их выполнения существенного влияния на производительность процессора не оказывает. Исходя из этого было принято решение построить процессор, в котором выделенная небольшая группа команд выполнялась бы максимально быстро за счет ее аппаратной реализации, а остальные команды либо вообще удалялись из системы команд, либо реализовывались на микропрограммном уровне.

Читайте также:  Как хорошо ты знаешь саске учиха тест

Сложившаяся в результате этого идеология RISC-архитектуры опиралась на следующие принципы:

· набор команд сокращен до 70-100 команд (вместо нескольких сотен у CISC-микропроцессоров);

· большинство команд выполняется за 1 такт, и лишь немногие — за несколько или даже несколько десятков тактов;

· все команды обработки данных оперируют только содержимым регистров процессора, а для обращения к более медленной оперативной памяти предусмотрены исключительно инструкции вида «загрузить в регистр» и «записать в память»;

· команды имеют простой, четко заданный формат;

· из набора команд исключены редко используемые инструкции, а также команд, не вписывающихся в принятый формат;

· состав системы команд должен быть удобным для применения оптимизирующих компиляторов с языков высокого уровня.

Такой подход позволил уменьшить объем аппаратуры процессора за счет сокращения блока управления примерно в 10 раз, существенно увеличить тактовую частоту работы процессора и снизить его тепловыделение.

Несмотря на свое название, основой RISC-архитектуры является то, что вся обработка сосредоточена только во внутренних регистрах микро процессора.

Так как вся обработка проходит в регистрах, отпадает необходимость в большом количестве режимов адресации операндов, а в системе команд можно применять трехадресные команды, наиболее эффективные с точки зрения организации вычислительного процесса и в то же время не имеющие их главного недостатка — большой длины команды. Простой формат команды легко поддается декодированию на соответствующей ступени работы конвейера. Вспомним, что длина команды в CISC-архитектуре IA-32меняется в пределах от 1 до 15 байт, а наличие, формат и назначение многих полей команды неоднозначны и определяются структурой других полей.

Естественно, что этот подход потребовал использования в микропроцессоре регистровой памяти большого объема (до 128 регистров). А для обеспечения согласованной работы быстрых внутренних конвейеров и относительно медленной оперативной памяти в RISC-микропроцессорах предусматривается кэшпамять большой емкости.

Наличие большого количества регистров создает хорошую основу для работы оптимизирующих компиляторов, которые позволяют эффективно использовать все конвейеры микропроцессора.

Простой формат команды и ориентация на регистровую обработку позволили безболезненно внедрить в RISC-процессорахконвейерный принцип обработки информации.

Такая организация обеспечила существенное повышение производительности RISC-микропроцессоров по сравнению с микропроцессорами CISC-архитектуры. Это привело к преобладанию МП данного типа в тех областях, где производительностьявлялась основополагающим фактором, например, в серверах. В то же время они не нашли своего места на наиболее развитом рынке вычислительной техники — рынке персональных компьютеров. Тому есть несколько причин:

· дороговизна RISC-процессоров и систем на их основе: изначально эти процессоры были ориентированы на мощные рабочие станции и серверы, поэтому разработчики использовали в них решения, слишком дорогие для персональных компьютеров; даже специальные, «дешевые» варианты RISC-компьютеров стоили гораздо дороже сравнимых с ними ПК на базе процессоров Intel по причине малых объемов производства;

· отсутствие широких наработок в области программного обеспечения: традиционной операционной системой для персональных компьютеров была DOS, к ней впоследствии присоединились 16разрядные версии WINdows, под которые написано огромное количество популярных и хорошо знакомых пользователям программ. Различные RISC-платформы обычно использовали несовместимые между собой разновидности Unix, для которыхсуществовало значительно меньше программ, главным образом научно-технических (для рабочих станций) либо сетевых приложений (для серверов);

· RISC-процессоры по своему основополагающему положению обладают несовместимыми с х86 наборами команд, поэтому единственным способом исполнения кода х86 была эмуляция, которая снижала производительность от десятков до сотен процентов, что сводило на нет скоростные преимущества RISC-процессоров;

· отсутствие интереса к проникновению на этот рынок у самих производителей RISC-систем: многие «серьезные» фирмы вроде DEC или Sun полагали, что нет нужды удешевлять свои RISC-станции, потому что пользователи все равно выберут их системы из-за очевидных технических преимуществ.

Развитие архитектуры RISC-микропроцессоров шло по нескольким направлениям. За счет повышения технологических возможностей производства микропроцессоров смягчились требования к составу и форматам используемых команд. В настоящее время их системы команд расширились с первоначальных 70-100 до 100-120. Увеличилось также и количество используемых форматов команд. Однако основной принцип RISC-архитектуры остается неизменным: обработка данных выполняется только над содержимым внутренних регистров МП без обращения к оперативной памяти.

Вместо требования выполнения команды за один такт используется требование получения очередного результата в очередном такте работы, то есть фактически закреплен принцип конвейерной обработки данных.

Для обработки данных микропроцессоры получили не один, а несколько конвейеров со своими исполнительными устройствами.

Наиболее известными RISC-микропроцессорами в настоящее время являются МП семейства SPARC фирмы Sun Microsystems, Alpha21х64 фирмы Digital EquIPment и Rx000 фирмы MIPS Computer Systems. За последние годы активно внедряются в различную аппаратуру RISC-микропроцессоры семейства PowerPC. Среди фирм, выпускающих RISC-микропроцессоры, находятся также Intel, Hewlett Packard.

Совместный проект компаний Apple, Motorola и IBMмикропроцессор PowerPC (Performance Optimization With Enhanced RISC) — был ориентирован на создание недорогого, но мощного RISC-процессора и платформы для него. До появления архитектуры Intel NetBurst процессоры PowerPC почти всегда превосходили чипы Intel в скорости вычислений с плавающей точкой на десятки процентов, при этом потребляя намного меньшую мощность. По различным причинам на заключительной стадии этого проекта среди разработчиков осталась лишь компания IBM.

31 Устройство управления. Назначение. Функции. Состав УУ. Назначение основных блоков.

Устройство управления — узел микропроцессора, выполняющий управление прочими компонентами. В задачи устройства управления входит выборка и декодирование потока инструкций, выдача кодов функций в исполнительные устройства, принятие решений по признакам результатов вычислений, синхронизация узлов микропроцессора.

В состав устройства управления входят следующие блоки:

§ Блок генерации адресов инструкций. Он содержит в себе регистр программного счётчика (program counter или instruction pointer), хранящий адрес считываемой из памяти инструкции, и модифицирующийся после выборки каждой инструкции.

§ Блок выборки инструкции, обеспечивающий считывание программ из памяти через устройство ввода-вывода. Он получает на вход адрес с блока генерации адреса инструкции, передаёт его на УВВ, получает с него данные по переданному адресу, и выдаёт на блок декодирования интсрукций.

§ Блок декодирования инструкций, производящий преобразование кодов инструкций в последовательность кодов функций, передаваемые на исполнительные устройства.

§ Блок переходов. Получает функциональные коды переходов и ветвлений, признаки результатов операций с функциональных устройств, проверяет истинность условия перехода, и передаёт сигнал на изменение программного счётчика.

§ Блок обработки исключений. Принимает извне сигналы исключительных ситуаций (прерывания, ошибки узлов микропроцессора, нарушение привилегий, команды-ловушки и пр.) и передаёт сигнал на переход по вектору исключения в случае обнаружения.

§ Блок отладки — необязательный. Служит для упрощения отладки программ. В его функциональность входит установка аппаратных точек останова (breakpoints), доступ к внутренним узлам процессора через специальный интерфейс. Доступ к блоку может быть как программный (через специальные инструкции), так и аппартный (через физический отладочный интерфейс).

Нам важно ваше мнение! Был ли полезен опубликованный материал? Да | Нет

Источник